近年來，FPGA不僅被用於邏輯的試製，還通過與各種其他處理器組合，或在內部插入IP等手段而升級爲了更加高功能化的系統。隨著其用途的擴大，搭載FPGA的PCB板日益增多。
另一方面，由於FPGA是多引脚的可編程設備，因此存在“給庫登錄作業增加負擔”、“如何與每次變更引脚分配時都容易發生錯誤的電路設計/PCB板設計協同？”等課題。
在這種背景下，GPM提供使採用了FPGA/CPLD的PCB設計更加高效的功能，幫助實現FPGA/CPLD設計、電路設計及PCB板設計的並行設計過程。
在要求高功能性、高集成化、低成本、短周期的背景下，FPGA元器件被廣泛用於各種領域。在詳細電路設計中，爲了提高速度或PCB板上的佈線效率等，電路設計、PCB板設計及FPGA設計的各設計流程必須進行磨合。
例如，根據PCB板佈局/層數的制約，需要研究及反映將FPGA元器件所連接的差動信號線或總線等分配給那個引脚。這種磨合工作的頻率高、信息量大，會對各設計流程造成負擔，也是引發人爲錯誤的主要原因。
GPM在各設計流程的基礎上，還追求包括了CAD庫管理在內的協同作業，使圍繞FPGA元器件的電路/PCB板設計整體實現最優化。
●CAD庫、FPGA、電路、PCB板這4個流程的協同作業
●使圍繞FPGA元器件的PCB板設計整體實現最優化
●圖形化的視圖使信息可視化
●提供直觀的工具操作環境
●FPGA設計與元器件庫的協同
GPM可基於FPGA設計環境輸出的Verilog-HDL、VHDL、引脚報告文件等各種引脚分配信息自動生成符號。另外，還可與PCB板覆蓋區(foot print)進行關聯。也可根據符號信息及引脚分配信息來生成Verilog-HDL、VHDL模板。
●FPGA設計與電路/PCB板設計的協同作業
GPM的圖形化視圖及直觀的操作性極大方便了對FPGA引脚的信號分配。通過與Design Gateway的電路數據、Design Force的PCB板數據相結合，能够直接反映信號分配的信息變更。另外，通過將引脚制約文件返回給FPGA開發工具，可以同步引脚信息。
